Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP2005/022901

International filing date: 07 December 2005 (07.12.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-360636

Filing date: 13 December 2004 (13.12.2004)

Date of receipt at the International Bureau: 19 January 2006 (19.01.2006)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2004年12月13日

出 願 番 号

Application Number:

特願2004-360636

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願

番号

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

JP2004-360636


出 願 人

株式会社半導体エネルギー研究所

Applicant(s):

2005年12月28日

特許庁長官 Commissioner, Japan Patent Office





【書類名】 特許願 【整理番号】 P008428 【提出日】 平成16年12月13日 【あて先】 特許庁長官 殿 【発明者】 【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究 所内 【氏名】 納 光明 【発明者】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究 【住所又は居所】 所内 【氏名】 岩淵 友幸 【発明者】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究 【住所又は居所】 所内 【氏名】 木村 肇 【特許出願人】 【識別番号】 000153878 【氏名又は名称】 株式会社半導体エネルギー研究所 山崎 舜平 【代表者】 【手数料の表示】 【予納台帳番号】 002543 【納付金額】 16,000円 【提出物件の目録】 【物件名】 特許請求の範囲 明細書 【物件名】 【物件名】 図面 1

【物件名】

要約書 !

【書類名】特許請求の範囲

【請求項1】

直列に接続された第1のトランジスタ、第2のトランジスタ及び第3のトランジスタと、電位生成回路を有し、

前記第1のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され

前記第3のトランジスタのゲート電極は、前記電位生成回路に接続され、

前記第3のトランジスタのソース電極及びドレイン電極の一方は、前記第2のトランジスタのソース電極及びドレイン電極の一方に接続され、

前記第3のトランジスタのソース電極及びドレイン電極の他方は、低電位電源に接続され

前記第1のトランジスタのゲート電極と前記第2のトランジスタのゲート電極に信号が入力されると、前記第1のトランジスタのソース電極及びドレイン電極の他方と前記第2のトランジスタのソース電極及びドレイン電極の一方から信号を出力することを特徴とする半導体装置。

【請求項2】

請求項1において、前記第1のトランジスタはP型トランジスタであり、前記第2のトランジスタはN型トランジスタであり、前記第3のトランジスタはP型トランジスタであることを特徴とする半導体装置。

【請求項3】

直列に接続された第1のトランジスタ、第2のトランジスタ及び第3のトランジスタと、電位生成回路を有し、

前記第2のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され

前記第3のトランジスタのゲート電極は、前記電位生成回路に接続され、

前記第3のトランジスタのソース電極及びドレイン電極の一方は、前記第1のトランジスタのソース電極及びドレイン電極の一方に接続され、

前記第3のトランジスタのソース電極及びドレイン電極の他方は、高電位電源に接続され

前記第1のトランジスタのゲート電極と前記第2のトランジスタのゲート電極に信号が入力されると、前記第1のトランジスタのソース電極及びドレイン電極の一方と前記第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力することを特徴とする半導体装置。

【請求項4】

請求項3において、前記第1のトランジスタはP型トランジスタであり、前記第2のトランジスタはN型トランジスタであり、前記第3のトランジスタはN型トランジスタであることを特徴とする半導体装置。

【請求項5】

直列に接続された第1のトランジスタ、第2のトランジスタ、第3のトランジスタ及び第4のトランジスタと、電位生成回路を有し、

前記第3のトランジスタのゲート電極と前記第4のトランジスタのゲート電極は、前記電位生成回路に接続され、

前記第3のトランジスタのソース電極及びドレイン電極の一方は、前記第2のトランジスタのソース電極及びドレイン電極の一方に接続され、

前記第3のトランジスタのソース電極及びドレイン電極の他方は、低電位電源に接続され

前記第4のトランジスタのソース電極及びドレイン電極の一方は、前記第1のトランジスタのソース電極及びドレイン電極の一方に接続され、

前記第4のトランジスタのソース電極及びドレイン電極の他方は、高電位電源に接続され

前記第1のトランジスタのゲート電極と前記第2のトランジスタのゲート電極に信号が入力されると、前記第1のトランジスタのソース電極及びドレイン電極の他方と前記第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力することを特徴とする半導体装置。

【請求項6】

請求項5において、前記第1のトランジスタはP型トランジスタであり、前記第2のトランジスタはN型トランジスタであり、前記第3のトランジスタはP型トランジスタであり、前記第4のトランジスタはN型トランジスタであることを特徴とする半導体装置。

【請求項7】

直列に接続された第1のトランジスタ及び第2のトランジスタと、直列に接続された第3のトランジスタ及び第4のトランジスタと、電位生成回路を有し、

前記第1のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され

前記第2のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され

前記第2のトランジスタのゲート電極は、前記第3のトランジスタのソース電極及びドレイン電極の一方と前記第4のトランジスタのソース電極及びドレイン電極の一方に接続され、

前記第3のトランジスタのソース電極及びドレイン電極の他方は、高電位電源に接続され

前記第4のトランジスタのソース電極及びドレイン電極の他方は、電位生成回路に接続され、

前記第1のトランジスタのゲート電極と前記第3のトランジスタのゲート電極と前記第4のトランジスタのゲート電極に信号が入力されると、前記第1のトランジスタのソース電極及びドレイン電極の他方と前記第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力することを特徴とする半導体装置。

【請求項8】

請求項7において、前記第1のトランジスタはP型トランジスタであり、前記第2のトランジスタはP型トランジスタであり、前記第3のトランジスタはP型トランジスタであり、前記第4のトランジスタはN型トランジスタであることを特徴とする半導体装置。

【請求項9】

直列に接続された第1のトランジスタ及び第2のトランジスタと、直列に接続された第3のトランジスタ及び第4のトランジスタと、電位生成回路を有し、

前記第1のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され

前記第2のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され

前記第1のトランジスタのゲート電極は、前記第3のトランジスタのソース電極及びドレイン電極の一方と前記第4のトランジスタのソース電極及びドレイン電極の一方に接続され、

前記第3のトランジスタのソース電極及びドレイン電極の他方は、低電位電源に接続され

前記第4のトランジスタのソース電極及びドレイン電極の他方は、電位生成回路に接続され、

前記第1のトランジスタのゲート電極と前記第3のトランジスタのゲート電極と前記第4のトランジスタのゲート電極に信号が入力されると、前記第1のトランジスタのソース電極及びドレイン電極の他方と前記第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力することを特徴とする半導体装置。

【請求項10】

請求項9において、前記第1のトランジスタはN型トランジスタであり、前記第2のトラ

ンジスタはN型トランジスタであり、前記第3のトランジスタはN型トランジスタであり、前記第4のトランジスタはP型トランジスタであることを特徴とする半導体装置。

【請求項11】

直列に接続された第1のトランジスタ及び第2のトランジスタと、直列に接続された第3のトランジスタ及び第4のトランジスタと、直列に接続された第5のトランジスタ及び第6のトランジスタと、電位生成回路を有し、

前記第1のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され

前記第2のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され

前記第2のトランジスタのゲート電極は、前記第3のトランジスタのソース電極及びドレイン電極の一方と前記第4のトランジスタのソース電極及びドレイン電極の一方に接続され、

前記第3のトランジスタのソース電極及びドレイン電極の他方は、高電位電源に接続され

前記第4のトランジスタのソース電極及びドレイン電極の他方は、前記電位生成回路に接続され、

前記第1のトランジスタのゲート電極は、前記第5のトランジスタのソース電極及びドレイン電極の一方と前記第6のトランジスタのソース電極及びドレイン電極の一方に接続され、

前記第5のトランジスタのソース電極及びドレイン電極の他方は、低電位電源に接続され

前記第6のトランジスタのソース電極及びドレイン電極の他方は、前記電位生成回路に接続され、

前記第3のトランジスタ乃至前記第6のトランジスタのゲート電極に信号が入力されると、前記第1のトランジスタのソース電極及びドレイン電極の他方と前記第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力することを特徴とする半導体装置

【請求項12】

請求項11において、前記第1のトランジスタはN型トランジスタであり、前記第2のトランジスタはP型トランジスタであり、前記第3のトランジスタはP型トランジスタであり、前記第4のトランジスタはN型トランジスタであり、前記第6のトランジスタはP型トランジスタであることを特徴とする半導体装置。

【請求項13】

直列に接続された第1のトランジスタ及び第2のトランジスタと、1つ又は複数の減算用トランジスタを含む減算回路を有し、

前記第1のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され

前記減算回路は、前記第2のトランジスタのソース電極及びドレイン電極の一方と低電位電源の間に設けられ、

前記減算用トランジスタのゲート電極は、前記減算用トランジスタのドレイン電極に接続され、

前記第1のトランジスタのゲート電極と前記第2のトランジスタのゲート電極に信号が入力されると、前記第1のトランジスタのソース電極及びドレイン電極の一方と前記第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力することを特徴とする半導体装置。

【請求項 1 4 】

請求項13において、前記第1のトランジスタはP型トランジスタであり、前記第2のトランジスタはN型トランジスタであり、前記減算用トランジスタはN型トランジスタであ

ることを特徴とする半導体装置。

【請求項15】

直列に接続された第1のトランジスタ及び第2のトランジスタと、1つ又は複数の減算用トランジスタを含む減算回路を有し、

前記第2のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され

前記減算回路は、前記第1のトランジスタのソース電極及びドレイン電極の一方と高電位電源の間に設けられ、

前記減算用トランジスタのゲート電極は、前記減算用トランジスタのドレイン電極に接続され、

前記第1のトランジスタのゲート電極と前記第2のトランジスタのゲート電極に信号が入力されると、前記第1のトランジスタのソース電極及びドレイン電極の他方と前記第2のトランジスタのソース電極及びドレイン電極の一方から信号を出力することを特徴とする半導体装置。

【請求項16】

請求項15において、前記第1のトランジスタはP型トランジスタであり、前記第2のトランジスタはN型トランジスタであり、前記減算用トランジスタはP型トランジスタであることを特徴とする半導体装置。

【請求項 17】

直列に接続された第1のトランジスタ及び第2のトランジスタと、1つ又は複数の第1の減算用トランジスタを含む第1の減算回路と、1つ又は複数の第2の減算用トランジスタを含む第2の減算回路を有し、

前記第1の減算回路は、前記第1のトランジスタのソース電極及びドレイン電極の一方と 低電位電源の間に設けられ、

前記第2の減算回路は、前記第2のトランジスタのソース電極及びドレイン電極の一方と高電位電源の間に設けられ、

前記減算用トランジスタのゲート電極は、前記減算用トランジスタのドレイン電極に接続され、

前記第1のトランジスタのゲート電極と前記第2のトランジスタのゲート電極に信号が入力されると、前記第1のトランジスタのソース電極及びドレイン電極の一方と前記第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力することを特徴とする半導体装置。

【請求項18】

請求項17において、前記第1のトランジスタはP型トランジスタであり、前記第2のトランジスタはN型トランジスタであり、前記第1の減算用トランジスタはN型トランジスタであり、前記第2の減算用トランジスタはP型トランジスタであることを特徴とする半導体装置。

【請求項19】

請求項1乃至請求項12のいずれか一項において、

前記電位生成回路は、第1のスイッチ、第2のスイッチ、第1の容量素子、第2の容量素子及びバッファアンプを有し、

前記第1のスイッチの一方のノードは、電位生成用電源に接続され、

前記第1のスイッチの他方のノードは、前記第2のスイッチの一方のノードと前記第1の 容量素子の一方のノードに接続され、

前記第2のスイッチの他方のノードは、前記第2の容量素子の一方のノードと前記バッファアンプの入力端子に接続され、

前記第2の容量素子の他方の端子は、低電位電源に接続され、

前記第1の容量素子の他方のノードに減算用信号が入力されると、前記パッファアンプの出力ノードから、前記電位生成用電源の電位から前記減算用信号の電位を減算した電位を 出力することを特徴とする半導体装置。

【請求項20】

請求項1乃至請求項12のいずれか一項において、

前記電位生成回路は、直列に接続された複数の抵抗素子を有し、

前記複数の抵抗素子の一端は、前記高電位電源に接続され、

前記複数の抵抗素子の他端は、前記低電位電源に接続され、

前記複数の抵抗素子から選択された2つの抵抗素子の接続点から、電位を出力することを特徴とする半導体装置。

【請求項21】

請求項1乃至請求項20のいずれか一項に記載の半導体装置を用いた電子機器。

【書類名】明細書

【発明の名称】半導体装置、電子機器

【技術分野】

[0001]

本発明は、入力ノードと出力ノードを有し、入力ノードに信号か入力されると、出力ノードから信号を出力する半導体装置に関する。また、複数のトランジスタを含む半導体装置に関する。

【背景技術】

[0002]

近年、あらゆる電子機器に半導体装置が利用されるようになり、半導体装置の開発が活発に進められている。半導体装置の一つに、ソースドライバ101、ゲートドライバ106 及び画素110を有するものがある(図20(A)参照、例えば、特許文献1参照)。

【特許文献1】特開2004-126513号公報 図12、図13

[0003]

ソースドライバ101か含む信号出力回路10は、高電位電源(VDD1)と低電位電源(VSS1)から電位が供給されている。また、ソースドライバ101が含む信号出力回路10は、入力ノードと出力ノードを有し、入力ノードに信号が入力されると、出力ノードからVDD1又はVSS1と同電位の信号を出力する。信号出力回路10から出力された信号は、ソース線とN型トランジスタ112を介して、P型トランジスタ113に入力され、当該P型トランジスタ113はオン又はオフになる。

[0004]

ゲートドライバ106が含む信号出力回路10は、高電位電源(VDD2)と低電位電源(VSS2)から電位が供給されている。また、ゲートドライバ106が含む信号出力回路10は、入力ノードと出力ノードを有し、入力ノードに信号が入力されると、出力ノードからVDD2又はVSS2と同電位の信号を出力する。信号出力回路10から出力された信号は、ゲート線を介して、N型トランジスタ112に入力され、当該N型トランジスタ112はオン又はオフになる。

[0005]

ソースドライバ101が含む信号出力回路10の出力ノードに接続するソース線の電位は、VDD1又はVSS1の電位に交互に変わる(図20(B)参照)。また、ゲートドライバ106が含む信号出力回路10の出力ノードに接続するゲート線の電位は、VDD2又はVSS2の電位に交互に変わる。

【発明の開示】

【発明が解決しようとする課題】

[0006]

一般的に、高電位電源と低電位電源の電位差は大きく、例えば、VDD1は10V、VSS1は0Vであり、その電位差は10Vである。また、VDD2は12V、VSS2は一2Vであり、その電位差は14Vである。VDD1とVSS1の電位差、VDD2とVSS2の電位差が大きいと、その分、ソース線とゲート線の充放電に伴う消費電力は増加してしまう。

[0007]

また、階調を表現するために時間階調法を用いた場合、1フレーム期間を複数のサブフレーム期間に分割し、各サブフレーム期間において、ソース線とゲート線を充放電する。つまり、時間階調法を用いると、ソース線とゲート線を充放電する回数が増加し、消費電力はさらに増加してしまう。

[0008]

そこで、本発明は、ソース線とゲート線の充放電に伴う消費電力を低減することができる 半導体装置を提供することを課題とする。

【課題を解決するための手段】

[0009]

本発明の半導体装置は、高電位電源と低電位電源から電位が供給されており、なおかつ、 入力ノードと出力ノードを有し、入力ノードに信号が入力されると、出力ノードから第1 の電位の信号と第2の電位の信号を出力する。本発明は、第1の電位の信号と第2の電位 の信号の電位差を、高電位電源と低電位電源の電位差よりも小さくすることにより、消費 電力を低減する。

[0010]

本発明の半導体装置は、直列に接続された第1のトランジスタ、第2のトランジスタ及び第3のトランジスタと、電位生成回路を有する。第1のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され、第3のトランジスタのゲート電極は、電位生成回路に接続され、第3のトランジスタのソース電極及びドレイン電極の一方に接続され、第3のトランジスタのソース電極及びドレイン電極の一方に接続されている。そして、第1のトランジスタのゲート電極と第2のトランジスタのゲート電極に信号が入力されると、第1のトランジスタのゲート電極と第2のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の一方から信号を出力する。

上記構成において、第1のトランジスタはP型トランジスタであり、第2のトランジスタはN型トランジスタであり、第3のトランジスタはP型トランジスタである。

[0011]

本発明の半導体装置は、直列に接続された第1のトランジスタ、第2のトランジスタ及び第3のトランジスタと、電位生成回路を有する。第2のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され、第3のトランジスタのゲート電極は、電位生成回路に接続され、第3のトランジスタのソース電極及びドレイン電極の一方に接続され、第3のトランジスタのソース電極及びドレイン電極の一方に接続されている。第1のトランジスタのゲート電極と第2のトランジスタのゲート電極に信号が入力されると、第1のトランジスタのゲート電極と第2のトランジスタのソース電極及びドレイン電極の一方と第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力する。

上記構成において、第1のトランジスタはP型トランジスタであり、第2のトランジスタはN型トランジスタであり、第3のトランジスタはN型トランジスタである。

[0012]

本発明の半導体装置は、直列に接続された第1のトランジスタ、第2のトランジスタ、第3のトランジスタ及び第4のトランジスタと、電位生成回路を有する。第3のトランジスタのゲート電極と第4のトランジスタのゲート電極は、電位生成回路に接続され、第3のトランジスタのソース電極及びドレイン電極の一方は、第2のトランジスタのソース電極及びドレイン電極の他方は、低電位電源に接続されている。第4のトランジスタのソース電極及びドレイン電極の一方に接続されている。第4のトランジスタのソース電極及びドレイン電極の他方は、第1のトランジスタのゲート電極と第2のトランジスタのゲート電極に信号が入力されると、第1のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタの

上記構成において、第1のトランジスタはP型トランジスタであり、第2のトランジスタはN型トランジスタであり、第3のトランジスタはP型トランジスタであり、第4のトランジスタはN型トランジスタである。

[0013]

本発明の半導体装置は、直列に接続された第1のトランジスタ及び第2のトランジスタと、直列に接続された第3のトランジスタ及び第4のトランジスタと、電位生成回路を有する。第1のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され、第2のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され、第2のトランジスタのゲート電極は、第3のトランジスタのソース電極及びドレイン電極

の一方と第4のトランジスタのソース電極及びドレイン電極の一方に接続されている。第3のトランジスタのソース電極及びドレイン電極の他方は、高電位電源に接続され、第4のトランジスタのソース電極及びドレイン電極の他方は、電位生成回路に接続されている。第1のトランジスタのゲート電極と第3のトランジスタのゲート電極と第4のトランジスタのゲート電極に信号が入力されると、第1のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力する。

上記構成において、第1のトランジスタはP型トランジスタであり、第2のトランジスタはP型トランジスタであり、第3のトランジスタはP型トランジスタであり、第4のトランジスタはN型トランジスタである。

[0014]

本発明の半導体装置は、直列に接続された第1のトランジスタ及び第2のトランジスタと、直列に接続された第3のトランジスタ及び第4のトランジスタと、電位生成回路を有する。第1のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され、第2のトランジスタのゲート電極は、第3のトランジスタのソース電極及びドレイン電極の一方に接続されている。第1のトランジスタのソース電極及びドレイン電極の一方に接続されている。第3のトランジスタのソース電極及びドレイン電極の他方は、低電位電源に接続されている。第3のトランジスタのソース電極及びドレイン電極の他方は、電位生成回路に接続されている。第1のトランジスタのゲート電極と第3のトランジスタのゲート電極と第4のトランジスタのゲート電極に信号が入力されると、第1のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン

上記構成において、第1のトランジスタはN型トランジスタであり、第2のトランジスタはN型トランジスタであり、第3のトランジスタはN型トランジスタであり、第4のトランジスタはP型トランジスタである。

[0015]

本発明の半導体装置は、直列に接続された第1のトランジスタ及び第2のトランジスタと 、直列に接続された第3のトランジスタ及び第4のトランジスタと、直列に接続された第 5のトランジスタ及び第6のトランジスタと、電位生成回路を有する。第1のトランジス タのソース電極及びドレイン電極の一方は、高電位電源に接続され、第2のトランジスタ のソース電極及びドレイン電極の一方は、低電位電源に接続されている。第2のトランジ スタのゲート電極は、第3のトランジスタのソース電極及びドレイン電極の一方と第4の トランジスタのソース電極及びドレイン電極の一方に接続され、第3のトランジスタのソ ース電極及びドレイン電極の他方は、高電位電源に接続され、第4のトランジスタのソー ス電極及びドレイン電極の他方は、電位生成回路に接続されている。第1のトランジスタ のゲート電極は、第5のトランジスタのソース電極及びドレイン電極の一方と第6のトラ ンジスタのソース電極及びドレイン電極の一方に接続され、第5のトランジスタのソース 電極及びドレイン電極の他方は、低電位電源に接続され、第6のトランジスタのソース電 極及びドレイン電極の他方は、電位生成回路に接続されている。第3のトランジスタ乃至 第6のトランジスタのゲート電極に信号が入力されると、第1のトランジスタのソース電 極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の他方か ら信号を出力する。

上記構成において、第1のトランジスタはN型トランジスタであり、第2のトランジスタはP型トランジスタであり、第3のトランジスタはP型トランジスタであり、第4のトランジスタはN型トランジスタであり、第6のトランジスタはP型トランジスタである。

[0016]

本発明の半導体装置は、直列に接続された第1のトランジスタ及び第2のトランジスタと、1つ又は複数の減算用トランジスタを含む減算回路を有する。第1のトランジスタのソ

ース電極及びドレイン電極の一方は、高電位電源に接続され、減算回路は、第2のトランジスタのソース電極及びドレイン電極の一方と低電位電源の間に設けられ、減算用トランジスタのゲート電極は、減算用トランジスタのドレイン電極に接続されている。第1のトランジスタのゲート電極と第2のトランジスタのゲート電極に信号が入力されると、第1のトランジスタのソース電極及びドレイン電極の一方と第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力する。

上記構成において、第1のトランジスタはP型トランジスタであり、第2のトランジスタはN型トランジスタであり、減算用トランジスタはN型トランジスタである。

[0017]

本発明の半導体装置は、直列に接続された第1のトランジスタ及び第2のトランジスタと、1つ又は複数の減算用トランジスタを含む減算回路を有する。第2のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され、減算回路は、第1のトランジスタのソース電極及びドレイン電極の一方と高電位電源の間に設けられ、減算用トランジスタのゲート電極は、減算用トランジスタのドレイン電極に接続されている。第1のトランジスタのゲート電極と第2のトランジスタのゲート電極に信号が入力されると、第1のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の他方と第2のトランジスタのソース電極及びドレイン電極の一方から信号を出力する。

上記構成において、第1のトランジスタはP型トランジスタであり、第2のトランジスタはN型トランジスタであり、減算用トランジスタはP型トランジスタである。

[0018]

本発明の半導体装置は、直列に接続された第1のトランジスタ及び第2のトランジスタと、1つ又は複数の第1の減算用トランジスタを含む第1の減算回路と、1つ又は複数の第2の減算同路を有する。第1の減算回路は、第1のトランジスタのソース電極及びドレイン電極の一方と低電位電源の間に設けられている。第2の減算回路は、第2のトランジスタのソース電極及びドレイン電極の一方と高電位電源の間に設けられている。減算用トランジスタのゲート電極は、減算用トランジスタのドレイン電極に接続されている。第1のトランジスタのゲート電極と第2のトランジスタのゲート電極に信号が入力されると、第1のトランジスタのソース電極及びドレイン電極の一方と第2のトランジスタのソース電極及びドレイン電極の他方から信号を出力する。

上記構成において、第1のトランジスタはP型トランジスタであり、第2のトランジスタはN型トランジスタであり、第1の減算用トランジスタはN型トランジスタであり、第2の減算用トランジスタはP型トランジスタである。

$[0\ 0\ 1\ 9\]$

また本発明の半導体装置が含む電位生成回路は、第1のスイッチ、第2のスイッチ、第1の容量素子、第2の容量素子及びバッファアンプを有する。第1のスイッチの一方のノードは、第2のスイッチの一方のノードは、第2のスイッチの一方のノードと第1の容量素子の一方のノードに接続され、第2のスイッチの他方のノードは、第2の容量素子の一方のノードとバッファアンプの入力端子に接続され、第2の容量素子の他方の端子は、低電位電源に接続されている。第1の容量素子の他方のノードに減算用信号が入力されると、バッファアンプの出力ノードから、電位生成用電源の電位から減算用信号の電位を減算した電位を出力する。

[0020]

また本発明の半導体装置が含む電位生成回路は、電位生成回路は、直列に接続された複数の抵抗素子を有し、複数の抵抗素子の一端は、高電位電源に接続され、複数の抵抗素子の他端は、低電位電源に接続され、複数の抵抗素子から選択された2つの抵抗素子の接続点から、電位を出力する。

[0021]

上記構成を有する本発明の半導体装置において、高電位電源に接続されているノード、低電位電源に接続されているノードは、一定の電位に保たれている。

[0022]

また本発明の電子機器は、上記のいずれかの構成の本発明の半導体装置を用いたものである。

【発明の効果】

[0023]

上記構成を有する本発明により、出力ノードから出力される2つの信号の電位差を、高電 位電源と低電位電源の電位差よりも小さくすることができる。その結果、消費電力を低減 することができる。

【発明を実施するための最良の形態】

[0024]

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。また、以下の説明において、高電位電源はVDD、低電位電源はVSSと表記することがある。また、入力ノードは図面ではINと表記し、出力ノードは図面ではOUTと表記する。

(実施の形態1)

[0025]

本発明の半導体装置である信号出力回路10の構成について、図面を参照して説明する。信号出力回路10は、入力ノード(入力端子ともよぶ)に信号が入力されると、出力ノード(出力端子ともよぶ)から信号を出力する。

[0026]

本発明の信号出力回路10は、直列に接続されたトランジスタ11、トランジスタ12及びトランジスタ13と、電位生成回路14を有する(図1(A)参照)。トランジスタ1 1はP型トランジスタであり、トランジスタ12はN型トランジスタであり、トランジスタ13はP型トランジスタである。電位生成回路14は、高電位電源や低電位電源の電位とは異なる電位Vaを生成し、生成した電位Vaをトランジスタ13に出力する。

[0027]

トランジスタ11のソース電極及びドレイン電極の一方は、高電位電源に接続されている。トランジスタ13のゲート電極は、電位生成回路14に接続され、トランジスタ13のソース電極及びドレイン電極の一方は、トランジスタ12のソース電極及びドレイン電極の一方に接続され、トランジスタ13のソース電極及びドレイン電極の他方は、低電位電源に接続されている。

[0028]

信号出力回路10の入力ノードは、トランジスタ11のゲート電極とトランジスタ12のゲート電極である。信号出力回路10の出力ノードは、トランジスタ11のソース電極及びドレイン電極の一方とトランジスタ12のソース電極及びドレイン電極の一方である。

[0029]

次に、上記構成を有する信号出力回路10の動作について説明する。以下の説明では、高電位電源は10V、低電位電源は0V、Vaは4V、トランジスタ13のしきい値はー1Vとする。またHレベルの信号の電位は10V、Lレベルの信号の電位は0Vとする。

[0030]

信号出力回路10の入力ノードにHレベルの信号が入力されると、トランジスタ11はオフ、トランジスタ12はオンになる。また、トランジスタ13のゲート電極の電位はVa(ここでは4V)であり、ソース電極の電位は0Vであり、トランジスタ13のしきい値電圧は一1Vであるので、トランジスタ13のドレイン電極の電位は5Vとなる。そうすると、信号出力回路10は、出力ノードから、5Vの信号を出力する。

[0031]

信号出力回路 1 0 の入力 ノードに L レベルの信号が入力されると、トランジスタ 1 1 はオン、トランジスタ 1 2 はオフになり、信号出力回路 1 0 は、出力ノードから、 V D D の電

位と同じ10Vの信号を出力する。

[0032]

上記構成を有する信号出力回路10は、出力ノードから出力される2つの信号の電位差(上記の例では5V)を、高電位電源と低電位電源の電位差(上記の例では10V)よりも小さくすることができる。その結果、消費電力を低減することができる。

[0033]

本発明の信号出力回路10は、直列に接続されたトランジスタ11、トランジスタ12及びトランジスタ15と、電位生成回路14を有する(図1(B)参照)。トランジスタ11はP型トランジスタであり、トランジスタ12はN型トランジスタであり、トランジスタ15はN型トランジスタである。電位生成回路14は、高電位電源や低電位電源の電位とは異なる電位Vbを生成し、生成した電位Vbをトランジスタ15に出力する。

[0034]

トランジスタ12のソース電極及びドレイン電極の一方は、低電位電源に接続されている。トランジスタ15のゲート電極は、電位生成回路14に接続され、トランジスタ15のソース電極及びドレイン電極の一方は、トランジスタ11のソース電極及びドレイン電極の一方に接続され、トランジスタ15のソース電極及びドレイン電極の他方は、高電位電源に接続されている。

[0035]

信号出力回路10の入力ノードは、トランジスタ11のゲート電極とトランジスタ12のゲート電極である。信号出力回路10の出力ノードは、トランジスタ11のソース電極及びドレイン電極の一方とトランジスタ12のソース電極及びドレイン電極の一方である。

[0036]

次に、上記構成を有する信号出力回路10の動作について説明する。以下の説明では、高電位電源は16V、低電位電源は0V、Vbは10V、トランジスタ15のしきい値は1Vとする。またHレベルの信号の電位は16V、Lレベルの信号の電位は0Vとする。

[0037]

信号出力回路10の入力ノードにHレベルの信号が入力されると、トランジスタ11はオフ、トランジスタ12はオンになり、信号出力回路10の出力ノードから、VSSの電位と同じ0Vの信号が出力される。

[0038]

信号出力回路10の入力ノードにLレベルの信号が入力されると、トランジスタ11はオン、トランジスタ12はオフになる。また、トランジスタ15のゲート電極の電位はVb(ここでは10V)であり、ソース電極の電位は16Vであり、トランジスタ15のしきい値電圧は1Vであるので、トランジスタ15のドレイン電極の電位は9Vとなる。そうすると、信号出力回路10は、出力ノードから、9Vの信号を出力する。

[0039]

上記構成を有する信号出力回路 1 0 は、出力ノードから出力される 2 つの信号の電位差 (上記の例では 9 V) を、高電位電源と低電位電源の電位差 (上記の例では 1 6 V) よりも 小さくすることができる。その結果、消費電力を低減することができる。

[0040]

本発明の信号出力回路10は、直列に接続されたトランジスタ11、トランジスタ12、トランジスタ13及びトランジスタ15と、電位生成回路14を有する(図2参照)。トランジスタ11はP型トランジスタであり、トランジスタ12はN型トランジスタであり、トランジスタ13はP型トランジスタであり、トランジスタ15はN型トランジスタであり、トランジスタ13はN型トランジスタであり、と見なる電位Va、Vbを生成し、生成した電位Vaをトランジスタ13に出力し、電位Vbをトランジスタ15に出力する。

[0041]

上記の図2に示す信号出力回路10の構成は、上記の図1(A)に示す信号出力回路10 と図1(B)に示す信号出力回路10を組み合わせた構成である。そのため、上記の図2 に示す信号出力回路10の動作の説明は省略する。

[0042]

次に、複数本(x 本、x は自然数)の配線(L 1 ~L x)に対応して、複数の信号出力回路 1 0 が設けられる場合について説明する(図 3 参照)。 x お、複数本の配線とは、例えば、ソース線やゲート線であり、複数の信号出力回路 1 0 はソースドライバやゲートドライバ内に設けられる。また、以下の説明では、図 2 に示す構成の信号出力回路 1 0 が複数設けられる場合について説明する。

[0043]

複数の信号出力回路10を設ける場合、複数本の配線(L1~Lx)の各々に対応して設けるのは、トランジスタ11、12を含むインバータ61のみとするとよい。そして、複数のインバータ61において、トランジスタ13、15と電位生成回路14を共有するとよい。そうすれば、素子の個数を減らすことができる。

[0044]

なお、上記の形態では、複数本の配線($L1\sim Lx$)に対応して、トランジスタ13、15と電位生成回路 14 を設けているが、本発明はこの形態に制約されない。複数本の配線($L1\sim Lx$)を複数のグループに分けて、複数のグループ毎に、トランジスタ13、15と電位生成回路 14 を設けてもよい。

[0045]

上記の図1~3に示す本発明の信号出力回路は、出力ノードから出力される2つの信号の電位差を、高電位電源と低電位電源の電位差よりも小さくすることができる。その結果、消費電力を低減することができる。なお、出力ノードから出力される2つの信号の電位差を、高電位電源と低電位電源の電位差よりも小さくするために、シリーズレギュレータやチャージボンプ等の出力電流能力の高い電源回路を用いる手法があるが、この手法だと、電力効率が充分ではなく、消費電力の低減効果が薄れてしまう。しかし、上記の図1~3に示す本発明の信号出力回路は、電力損失が小さく、なおかつ消費電力を低減することができる。

(実施の形態2)

[0046]

本発明の半導体装置である信号出力回路 1 0 は、直列に接続されたトランジスタ 2 1 及びトランジスタ 2 2 と、直列に接続されたトランジスタ 2 3 及びトランジスタ 2 4 と、電位生成回路 1 4 を有する(図 4 (A)参照)。トランジスタ 2 1 は P 型トランジスタであり、トランジスタ 2 2 は P 型トランジスタであり、トランジスタ 2 3 は P 型トランジスタであり、トランジスタ 2 4 は N 型トランジスタである。電位生成回路 1 4 は、高電位電源や低電位電源の電位とは異なる電位 V a を生成し、生成した電位 V a をトランジスタ 2 4 に出力する。

[0047]

トランジスタ21のソース電極及びドレイン電極の一方は、高電位電源に接続されている。トランジスタ22のソース電極及びドレイン電極の一方は、低電位電源に接続されている。トランジスタ22のゲート電極は、トランジスタ23のソース電極及びドレイン電極の一方に接続されている。トランジスタ23のソース電極及びドレイン電極の他方は、高電位電源に接続されている。トランジスタ24のソース電極及びドレイン電極の他方は、高電位電源に接続されている。トランジスタ24のソース電極及びドレイン電極の他方は、電位生成回路14に接続されている。

[0048]

信号出力回路10の入力ノードは、トランジスタ21のゲート電極とトランジスタ23のゲート電極とトランジスタ24のゲート電極である。信号出力回路10の出力ノードは、トランジスタ21のソース電極及びドレイン電極の一方とトランジスタ22のソース電極及びドレイン電極の一方である。

[0049]

次に、上記構成を有する信号出力回路10の動作について説明する。以下の説明では、高

電位電源は10V、低電位電源は0V、Vaは4V、トランジスタ22のしきい値電圧は 一1Vとする。またHレベルの信号の電位は10V、Lレベルの信号の電位は0Vとする

[0050]

信号出力回路10の入力ノードにHレベルの信号が入力されると、トランジスタ21はオフ、トランジスタ23はオフ、トランジスタ24はオンになる。また、トランジスタ24を介して、電位Va(ここでは4V)がトランジスタ22のゲート電極に与えられる。トランジスタ22のゲート電極の電位は4Vであり、ソース電極の電位は0Vであり、そのしきい値電圧は一1Vであるので、トランジスタ22のドレイン電極は5Vとなる。そうすると、信号出力回路10は、出力ノードから、5Vの信号を出力する。

[0051]

信号出力回路10の入力ノードにLレベルの信号が入力されると、トランジスタ21はオン、トランジスタ23はオン、トランジスタ24はオフになる。また、トランジスタ23を介して、高電位電源の電位がトランジスタ22のゲート電極に与えられ、トランジスタ22はオフになる。従って、信号出力回路10は、出力ノードから、VDDの電位と同じ10Vの信号を出力する。

[0052]

上記構成を有する信号出力回路 1 0 は、出力ノードから出力される 2 つの信号の電位差 (上記の例では 5 V) を、高電位電源と低電位電源の電位差 (上記の例では 1 0 V) よりも小さくすることができる。その結果、消費電力を低減することができる。

[0053]

本発明の信号出力回路 1 0 は、直列に接続されたトランジスタ 2 1 及びトランジスタ 2 2 と、直列に接続されたトランジスタ 2 5 及びトランジスタ 2 6 と、電位生成回路 1 4 を有する(図 4 (B) 参照)。トランジスタ 2 1 は N型トランジスタであり、トランジスタ 2 2 は N型トランジスタであり、トランジスタ 2 5 は N型トランジスタであり、トランジスタ 2 6 は P型トランジスタである。電位生成回路 1 4 は、高電位電源や低電位電源の電位とは異なる電位 V b を生成し、生成した電位 V b をトランジスタ 2 6 に出力する。

[0054]

トランジスタ21のソース電極及びドレイン電極の一方は、高電位電源に接続されている。トランジスタ22のソース電極及びドレイン電極の一方は、低電位電源に接続されている。トランジスタ21のゲート電極は、トランジスタ25のソース電極及びドレイン電極の一方と、トランジスタ26のソース電極及びドレイン電極の一方に接続されている。トランジスタ25のソース電極及びドレイン電極の他方は、低電位電源に接続されている。トランジスタ26のソース電極及びドレイン電極の他方は、電位生成回路14に接続されている。

[0055]

信号出力回路 1 0 の入力 ノードは、トランジスタ 2 1 のゲート電極とトランジスタ 2 5 のゲート電極とトランジスタ 2 6 のゲート電極である。信号出力回路 1 0 の出力 ノードは、トランジスタ 2 1 のソース電極及びドレイン電極の一方とトランジスタ 2 2 のソース電極及びドレイン電極の一方である。

[0056]

動作

次に、上記構成を有する信号出力回路10の動作について説明する。以下の説明では、高電位電源は16V、低電位電源は0V、Vbは10V、トランジスタ21のしきい値電圧は1Vとする。またHレベルの信号の電位は16V、Lレベルの信号の電位は0Vとする

[0057]

信号出力回路10の入力ノードにHレベルの信号が入力されると、トランジスタ22はオン、トランジスタ25はオン、トランジスタ26はオフになる。また、トランジスタ25を介して、低電位電源の電位がトランジスタ21のゲート電極に与えられ、トランジスタ

2 l はオフになる。そうすると、信号出力回路 l 0 は、出力 ノードから、 V S S の電位と同じ 0 V の信号を出力する。

[0058]

信号出力回路10の入力ノードにLレベルの信号が入力されると、トランジスタ22はオフ、トランジスタ25はオフ、トランジスタ26はオンになる。また、トランジスタ25を介して、電位Vb(ここでは10V)がトランジスタ21のゲート電極に与えられる。トランジスタ21のゲート電極の電位は10Vであり、ソース電極の電位は16Vであり、そのしきい値電圧は1Vであるので、トランジスタ21のドレイン電極は9Vとなる。従って、信号出力回路10は、出力ノードから、9Vの信号を出力する。

[0059]

上記構成を有する信号出力回路 1 0 は、出力ノードから出力される 2 つの信号の電位差(上記の例では 9 V)を、高電位電源と低電位電源の電位差(上記の例では 1 6 V)よりも小さくすることができる。その結果、消費電力を低減することができる。

[0060]

本発明の信号出力回路10は、直列に接続されたトランジスタ21及びトランジスタ22と、直列に接続されたトランジスタ23及びトランジスタ24と、直列に接続されたトランジスタ25及びトランジスタ26と、電位生成回路14を有する(図5参照)。トランジスタ21はN型トランジスタであり、トランジスタ22はP型トランジスタであり、トランジスタ23はP型トランジスタであり、トランジスタ26はP型トランジスタであり、トランジスタ25はN型トランジスタであり、トランジスタ26はP型トランジスタであり、トランジスタ26はP型トランジスタであり、トランジスタ26に出力する生成し、電位Vaをトランジスタ24に出力し、電位Vbをトランジスタ26に出力する

[0061]

トランジスタ21のソース電極及びドレイン電極の一方は、高電位電源に接続されている。トランジスタ22のソース電極及びドレイン電極の一方は、低電位電源に接続されている。

トランジスタ22のゲート電極は、トランジスタ23のソース電極及びドレイン電極の一方と、トランジスタ24のソース電極及びドレイン電極の一方に接続されている。トランジスタ23のソース電極及びドレイン電極の他方は、高電位電源に接続されている。トランジスタ24のソース電極及びドレイン電極の他方は、電位生成回路14に接続されている。

トランジスタ21のゲート電極は、トランジスタ25のソース電極及びドレイン電極の一方と、トランジスタ26のソース電極及びドレイン電極の一方に接続されている。トランジスタ25のソース電極及びドレイン電極の他方は、低電位電源に接続されている。トランジスタ26のソース電極及びドレイン電極の他方は、電位生成回路14に接続されている。

[0062]

信号出力回路10の入力ノードは、トランジスタ23、トランジスタ24、トランジスタ25及びトランジスタ26のゲート電極である。信号出力回路10の出力ノードは、トランジスタ21のソース電極及びドレイン電極の一方とトランジスタ22のソース電極及びドレイン電極の一方である。

[0063]

動作

次に、上記構成を有する信号出力回路10の動作について説明する。以下の説明では、高電位電源は16V、低電位電源は0V、Vaは2V、Vbは10V、トランジスタ21のしきい値電圧は1V、トランジスタ22のしきい値電圧は一1Vとする。

[0064]

信号出力回路10の入力ノードにHレベルの信号が入力されると、トランジスタ23はオフ、トランジスタ24はオン、トランジスタ25はオン、トランジスタ26はオフになる

。また、トランジスタ25を介して、低電位電源の電位がトランジスタ21のゲート電極に与えられ、トランジスタ21はオフになる。また、トランジスタ24を介して、電位Va(ここでは2V)がトランジスタ22のゲート電極に与えられる。トランジスタ22のゲート電極の電位が2Vであり、ソース電極の電位が0Vであり、トランジスタ22のしきい値電圧が一1Vであるので、トランジスタ22のドレイン電極の電位は3Vとなる。そうすると、信号出力回路10は、出力ノードから、3Vの信号を出力する。

[0065]

信号出力回路10の入力ノードにLレベルの信号が入力されると、トランジスタ23はオン、トランジスタ24はオフ、トランジスタ25はオフ、トランジスタ26はオンになる。また、トランジスタ23を介して、高電位電源の電位がトランジスタ22のゲート電極に与えられ、トランジスタ22はオフになる。また、トランジスタ26を介して、電位Vb(ここでは10V)がトランジスタ21のゲート電極に与えられる。トランジスタ21のゲート電極の電位が10Vであり、ソース電極の電位が16Vであり、そのしきい値電圧が1Vであることから、トランジスタ21のドレイン電極は9Vとなる。従って、信号出力回路10は、出力ノードから、9Vの信号を出力する。

[0066]

上記構成を有する信号出力回路 1 0 は、出力ノードから出力される 2 つの信号の電位差 (上記の例では 9 V) を、高電位電源と低電位電源の電位差 (上記の例では 1 6 V) よりも小さくすることができる。その結果、消費電力を低減することができる。

[0067]

なお、上記の図4 (A) (B)、図5に示す構成の信号出力回路10を複数設ける場合、電位生成回路14は、各信号出力回路10に設ける必要はなく、複数の信号出力回路10 で共有するとよい。そうすれば、素子の個数を減らすことができる。

[0068]

また、出力ノードから出力される2つの信号の電位差を、高電位電源と低電位電源の電位差よりも小さくするために、シリーズレギュレータやチャージボンブ等の出力電流能力の高い電源回路を用いる手法があるが、この手法だと、電力効率が充分ではなく、消費電力の低減効果が薄れてしまう。しかし、図4、5に示す本発明の信号出力回路は、電力損失が小さく、なおかつ、消費電力を低減することができる。

(実施の形態3)

[0069]

本発明の半導体装置である信号出力回路10は、直列に接続されたトランジスタ31及びトランジスタ32と、1つ又は複数の減算用トランジスタを含む減算回路35を有する(図6(A)参照)。トランジスタ31はP型トランジスタであり、トランジスタ32はN型トランジスタであり、減算回路35か含む1つ又は複数の減算用トランジスタはN型トランジスタである。図示する構成では、減算回路35は、直列に接続された2つの減算用トランジスタ33、34を含む。

[0070]

トランジスタ31のソース電極及びドレイン電極の一方は、高電位電源に接続されている。減算回路35は、トランジスタ32のソース電極及びドレイン電極の一方と低電位電源の間に設けられている。減算用トランジスタ33のゲート電極は、減算用トランジスタ33のソース電極及びドレイン電極の一方に接続されている。減算用トランジスタ34のゲート電極は、減算用トランジスタ34のゲート電極は、減算用トランジスタ34のソース電極及びドレイン電極の一方に接続されている。

[0071]

信号出力回路 1 0 の入力 リードは、トランジスタ 3 1 のゲート電極とトランジスタ 3 2 のゲート電極である。信号出力回路 1 0 の出力 リードは、トランジスタ 3 1 のソース電極及びドレイン電極の一方とトランジスタ 3 2 のソース電極及びドレイン電極の一方である。

[0072]

次に、上記構成を有する信号出力回路10の動作について説明する。以下の説明では、高

電位電源は10V、低電位電源は0V、トランジスタ33のしきい値電圧は2V、トランジスタ34のしきい値電圧は2Vとする。またHレベルの信号の電位は10V、Lレベルの信号の電位は0Vとする。

[0073]

信号出力回路10の入力ノードにHレベルの信号が入力されると、トランジスタ31はオフ、トランジスタ32はオンになる。トランジスタ34のソース電極の電位は0Vであり、そのしきい値電圧は2Vであるので、トランジスタ34のドレイン電極の電位は8Vとなる。また、トランジスタ33のソース電極の電位は8Vであり、そのしきい値電圧は2Vであるので、トランジスタ33のドレイン電極の電位は6Vとなる。そうすると、信号出力回路10は出力ノードから6Vの信号を出力する。

[0074]

信号出力回路10の入力ノードにLレベルの信号が入力されると、トランジスタ31はオン、トランジスタ32はオフになり、信号出力回路10は、出力ノードから、VDDの電位と同じ10Vの信号を出力する。

[0075]

上記構成を有する信号出力回路 1 0 は、出力 ノードから出力される 2 つの信号の電位差 (上記の例では 6 V)を、高電位電源と低電位電源の電位差 (上記の例では 1 0 V)よりも小さくすることができる。その結果、消費電力を低減することができる。

[0076]

本発明の信号出力回路10は、直列に接続されたトランジスタ31及びトランジスタ32と、1つ又は複数の減算用トランジスタを含む減算回路38を有する(図6(B)参照)。トランジスタ31はP型トランジスタであり、トランジスタ32はN型トランジスタであり、減算回路38か含む1つ又は複数の減算用トランジスタはP型トランジスタである。図示する構成では、減算回路38は、直列に接続された2つの減算用トランジスタ36、37を含む。

[0077]

トランジスタ32のソース電極及びドレイン電極の一方は、低電位電源に接続されている。減算回路38は、トランジスタ31のソース電極及びドレイン電極の一方と高電位電源の間に設けられている。減算用トランジスタ36のゲート電極は、減算用トランジスタ36のソース電極及びドレイン電極の一方に接続されている。減算用トランジスタ37のゲート電極は、減算用トランジスタ37のゲート電極は、減算用トランジスタ37のソース電極及びドレイン電極の一方に接続されている。

[0078]

信号出力回路 1 0 の入力ノードは、トランジスタ3 1 のゲート電極とトランジスタ3 2 のゲート電極である。信号出力回路 1 0 の出力ノードは、トランジスタ3 1 のソース電極及びドレイン電極の一方とトランジスタ3 2 のソース電極及びドレイン電極の一方である。

[0079]

次に、上記構成を有する信号出力回路10の動作について説明する。以下の説明では、高電位電源は10V、低電位電源は0V、トランジスタ36のしきい値電圧は一2V、トランジスタ37のしきい値電圧は一2Vとする。またHレベルの信号の電位は10V、Lレベルの信号の電位は0Vとする。

[0080]

信号出力回路10の入力ノードにHレベルの信号が入力されると、トランジスタ31はオフ、トランジスタ32はオンになり、信号出力回路10は、出力ノードから、VSSの電位と同じ0Vの信号を出力する。

[0081]

信号出力回路10の入力ノードにLレベルの信号が入力されると、トランジスタ31はオン、トランジスタ32はオフになる。トランジスタ36のソース電極の電位は10Vであり、そのしきい値電圧は一2Vであるので、トランジスタ36のドレイン電極の電位は8Vとなる。また、トランジスタ33のソース電極の電位は8Vであり、そのしきい値電圧

はー2Vであるので、トランジスタ33のドレイン電極の電位は6Vとなる。そうすると、信号出力回路10は、出力ノードから6Vの信号を出力する。

[0082]

上記構成を有する信号出力回路 1 0 は、出力ノードから出力される 2 つの信号の電位差(上記の例では 6 V)を、高電位電源と低電位電源の電位差(上記の例では 1 0 V)よりも小さくすることができる。その結果、消費電力を低減することができる。

[0083]

本発明の信号出力回路10は、直列に接続されたトランジスタ31及びトランジスタ32、1つ又は複数の減算用トランジスタを含む減算回路35、1つ又は複数の減算用トランジスタを含む減算回路38を有する(図7参照)。図示する構成では、減算回路35は、直列に接続された2つの減算用トランジスタ33、34を含み、減算回路38は、直列に接続された2つの減算用トランジスタ36、37を含む。

[0084]

減算回路35は、トランジスタ32のソース電極及びドレイン電極の一方と低電位電源の間に設けられている。また、減算回路38は、トランジスタ31のソース電極及びドレイン電極の一方と高電位電源の間に設けられている。

[0085]

上記の図7に示す信号出力回路10の構成は、上記の図6(A)の信号出力回路10と図6(B)の信号出力回路10を組み合わせた構成である。そのため、上記の図7の信号出力回路10の動作の説明は省略する。

[0086]

なお、上記の図6(A)(B)、図7に示す信号出力回路10は、電位生成回路14として用いることができる。

[0087]

次に、複数本(x 本、x は自然数)の配線(L 1 ~L x)に対応して、複数の信号出力回路 1 0 が設けられる場合について説明する(図 8 参照)。 x お、複数本の配線とは、例えば、ソース線やゲート線であり、複数の信号出力回路 1 0 はソースドライバやゲートドライバ内に設けられる。また、以下の説明では、図 1 1 に示す信号出力回路 1 1 1 が複数設けられる場合について説明する。

[0088]

複数の信号出力回路10を設ける場合、複数本の配線(L1~Lx)の各々に対応して設けるのは、トランジスタ31、32を含むインバータ61のみとするとよい。そして、複数のインバータ61において、トランジスタ33、34を含む減算回路35、トランジスタ36、37を含む減算回路38を共有するとよい。そうすれば、素子の個数を減らすことができる。

[0089]

なお、上記の形態では、複数本の配線(Ll~Lx)に対応して、減算回路35、38を設けているが、本発明はこの形態に制約されない。複数本の配線(Ll~Lx)を複数のグループに分けて、複数のグループ毎に、減算回路35、38を設けてもよい。

[0090]

上記の図6~8に示す本発明の信号出力回路は、出力ノードから出力される2つの信号の電位差を、高電位電源と低電位電源の電位差よりも小さくすることができる。その結果、消費電力を低減することができる。なお、出力ノードから出力される2つの信号の電位差を、高電位電源と低電位電源の電位差よりも小さくするために、シリーズレギュレータやチャージボンブ等の出力電流能力の高い電源回路を用いる手法があるが、この手法だと、電力効率が充分ではなく、消費電力の低減効果が薄れてしまう。しかし、図6~8に示す本発明の信号出力回路は、電力損失が小さく、なおかつ消費電力を低減することができる

また、図6~8に示す本発明の信号出力回路は、実施の形態1、2に示す構成と比較すると、電位生成回路を作成する必要がないという利点がある。

(実施の形態4)

[0091]

本発明の半導体装置は、トランジスタ201~209を有する(図9参照)。トランジスタ201、203~205、207、209はN型トランジスタであり、トランジスタ202、206、208はN型トランジスタである。

[0092]

次に、上記構成を有する半導体装置の動作について説明する。以下の説明では、低電位電源は 0 Vとし、トランジスタ 2 0 3 ~ 2 0 5 、 2 0 9 のしきい値電圧は同じ値(| V T H a |)とする。

[0093]

入力 J ードに H レベルの信号が入力されると、トランジスタ201はオフ、トランジスタ202はオン、トランジスタ207はオフ、トランジスタ208はオンになる。トランジスタ206のドレイン電極は、高電位電源(VDD)から、トランジスタ203~205のしきい値電圧を減算した値(VDDー | VTHa | ー | VTHa | カンジスタ209のゲート電極に与えられる。トランジスタ209のソース電極は低電位電源と同電位(0V)であるので、トランジスタ209のドレイン電極は(VDDー | VTHa | ー | VTHa |)の値の電位となり、出力

[0094]

また、入力ノードにLレベルの信号が入力されると、トランジスタ201はオン、トランジスタ202はオフ、トランジスタ207はオン、トランジスタ208はオフになり、出力ノードから、高電位電源(VDD)と同電位の信号を出力する。

ノードから、(VDD-|VTHa|-|VTHa|)の電位の信号を出力する。

[0095]

本発明の半導体装置は、トランジスタ210~218を有する(図10参照)。トランジスタ210、212、217はP型トランジスタであり、トランジスタ211、213~216、218はN型トランジスタである。

[0096]

次に、上記構成を有する半導体装置の動作について説明する。以下の説明では、トランジスタ213~215、216のしきい値電圧は同じ値(VTHb)とする。

[0097]

入力ノードにHレベルの信号が入力されると、トランジスタ210はオフ、トランジスタ211はオン、トランジスタ217はオフ、トランジスタ218はオンになる。そうすると、出力ノードから、低電位電源(VSS)と同電位の信号を出力する。

[0098]

また、入力ノードにLレベルの信号が入力されると、トランジスタ210はオン、トランジスタ211はオフ、トランジスタ217はオン、トランジスタ218はオフになる。トランジスタ212のドレイン電極は、高電位電源(VDD)にトランジスタ213~215のしきい値電圧を加算した値(VDD+VTHb+VTHb+VTHb)の電位となり、この電位が、トランジスタ216のゲート電極に与えられる。そうすると、トランジスタ216のドレイン電極は、(VDD+VTHb+VTHb)の値の電位となり、出力ノードから、(VDD+VTHb+VTHb)の電位の信号を出力する。

[0099]

本発明の半導体装置は、トランジスタ220~234を有する(図11参照)。トランジスタ220、222、226~229、232、234はP型トランジスタであり、トランジスタ221、223~225、230、231、233はN型トランジスタである。

[0100]

次に、上記構成を有する半導体装置の動作について説明する。以下の説明では、トランジスタ223~225、231のしきい値電圧は同じ値(|VTHa|)とする。トランジスタ226~229、234のしきい値電圧は同じ値(VTHb)とする。

[0101]

入力ノードにHレベルの信号が入力されると、トランジスタ220はオフ、トランジスタ21はオン、トランジスタ232はオフ、トランジスタ222はオンになる。トランジスタ230のドレイン電極は、高電位電源(VDD)から、トランジスタ226~229のしきい値電圧を減算した値(VDDー | VTHa | ー | VTHa | の電位となり、この電位が、トランジスタ234のゲート電極に与えられる。トランジスタ234のソース電極は低電位電源と同電位(0V)であり、トランジスタ234のドレイン電極は(VDDー | VTHa | ー | VTHa | ー | VTHa | ー | VTHa | ー | VTHa | の値の電位となり、出力ノードから、(VDDー | VTHa | ー | VTHa | ー | VTHa | ー | VTHa | の電位の信号を出力する。

[0102]

また、入力ノードにLレベルの信号が入力されると、トランジスタ220はオン、トランジスタ221はオフ、トランジスタ232はオン、トランジスタ222はオフになる。トランジスタ222のドレイン電極は、高電位電源(VDD)にトランジスタ223~225のしきい値電圧を加算した値(VDD+VTHb+VTHb+VTHb)の電位となり、この電位が、トランジスタ231のゲート電極に与えられる。そうすると、トランジスタ231のドレイン電極は、(VDD+VTHb+VTHb)の値の電位となり、出力ノードから、(VDD+VTHb+VTHb)の電位の信号を出力する。

[0103]

なお、トランジスタ203~205、トランジスタ213~215、トランジスタ223~225、トランジスタ226~229の各々は、ゲート電極とドレイン電極が接続されたトランジスタである。これらのトランジスタは、高電位電源の電位よりも低い電位又は高い電位を生成するために設けられており、その個数は特に制約されない。

(実施の形態5)

[0104]

本発明の半導体装置の構成要素である電位生成回路の構成について、図12を参照して説明する。

[0105]

電位生成回路 1 4 は、スイッチ 5 1、5 2、容量素子 5 3、5 4、回路 5 5 を有する(図 1 2 (A) 参照)。スイッチ 5 1、5 2 は、スイッチング機能がある素子であり、例えば、トランジスタ、アナログスイッチである。回路 5 5 は、入力インピーダンスが高く、入力ノードから入力される電位と、出力ノードから出力する電位が等しい回路であり、例えば、バッファアンプである。バッファアンプは、入力端子、反転入力端子及び出力端子の3 つの端子を有し、反転入力端子と出力端子は互いに接続されている。

[0106]

スイッチ51の一方のノードは、電位生成用電源(VDD)に接続されている。スイッチ51の他方のノードは、スイッチ52の一方のノードと容量素子53の一方のノードに接続されている。スイッチ52の他方のノードは、容量素子54の一方のノードと回路55の入力ノードに接続されている。容量素子54の他方のノードは、低電位電源(VSS)に接続されている。容量素子53の他方のノードには、減算用信号(Sig)が入力される。スイッチ51には電位(V1)の信号が入力され、スイッチ52には電位(V2)の信号が入力される。

[0107]

次に、上記構成を有する電位生成回路14の動作について説明する(図12(B)参照)。また、スイッチ51、52はHレベルの電位(VH)の信号が入力されるとオン(導通状態)になり、Lレベルの電位(VL)の信号が入力されるとオフ(非導通状態)になるとする。

[0108]

スイッチ51がオン、スイッチ52がオフ、減算用信号の電位がVaの期間(期間Tl)では、スイッチ51とスイッチ52の接続点の電位は、電位生成用電源(VDD)から、(VDD-(Va-VSS))の電位に向かって徐々に下がっている。

[0109]

次に、スイッチ51がオフ、スイッチ52がオフ、減算用信号の電位がVaの期間(期間T2)でも、スイッチ51とスイッチ52の接続点の電位は、期間T1における動作を引き続き行っており、電位生成用電源(VDD)から、(VDDー(Va-VSS))の電位に向かって下降する。そして、減算用信号の電位がVaからVSSに変わるころに、スイッチ51とスイッチ52の接続点の電位は、(VDDー(Va-VSS))となる。

[0110]

続いて、スイッチ51がオフ、スイッチ52がオン、減算用信号の電位がVSSの期間(期間T3)では、期間T2において生成された(VDDー(Va-VSS))の電位が、回路55の入力ノードに入力される。そして、回路55は出力ノードから、(VDDー(Va-VSS))の電位を出力する。

(実施の形態6)

[0111]

本発明の半導体装置の構成要素である電位生成回路の構成について、図13を参照して説明する。

[0112]

電位生成回路 14 は、直列に接続された複数の抵抗素子を有する。直列に接続された複数の抵抗素子の一端は高電位電源(VDD)に接続され、他端は低電位電源(VSS)に接続される。電位生成回路 14 は、複数の抵抗素子から選択された 2 つの抵抗素子の接続点から、電位を出力する。上記構成は、抵抗分割を利用した回路であり、高電位電源又は低電位電源の電位を用いて、新たな電位を生成する。

[0113]

図示する構成では、電位生成回路14は、直列に接続された抵抗素子56、57を有する。そして、抵抗素子56の一方のノードは高電位電源に接続され、抵抗素子57の一方のノードは低電位電源に接続されている。そして、抵抗素子56の他方のノードと抵抗素子57の他方のノードの接続点から、電位を出力する。

(実施の形態7)

[0114]

本発明の半導体装置の構成要素である電位生成回路 1 4 の構成について、図 2 1 を参照して説明する。

[0115]

電位生成回路 1 4 は、電源 3 0 1 ~ 3 0 3、トランジスタ 3 0 4 ~ 3 1 0、抵抗素子 3 1 2 ~ 3 1 4 を有する。電源 3 0 1、 3 0 2 は固定電源であり、電源 3 0 3 は可変電源である。トランジスタ 3 0 4 、 3 0 7、 3 0 8 は P 型 トランジスタであり、トランジスタ 3 0 5、 3 0 6、 3 0 9、 3 1 0 は N 型 トランジスタである。

トランジスタ305とトランジスタ306、トランジスタ307とトランジスタ308、トランジスタ309とトランジスタ310はカレントミラー回路を構成する。カレントミラー回路を構成する2つのトランジスタの電流値は同じ値となる。

また、電源301からは電位Vaが出力され、電源302からは電位Vbが出力され、電源303からは電位Vcが出力される(電位Va、VbはVa>Vbを満たす)。

[0116]

[0117]

トランジスタ304のゲート電極は、電位Vbと同電位であるので、トランジスタ304のドレイン電極は、電位Vbにしきい値電圧を加算した電位(Vb+|VTHa|)となる。また、トランジスタ307のソース電極は、電位Vbと同電位であるので、トランジ

スタ307のドレイン電極とゲート電極は、電位Vbからしきい値電圧を減算した電位(Vb-|VTHa|)となる。また、トランジスタ308のゲート電極は、Vb-|VTHa|であるので、トランジスタ308のソース電極は、ゲート電極の電位からしきい値電圧を減算した電位Vbとなる。

抵抗素子313、トランジスタ309、310の電流値は同じ値であり、抵抗素子314の一方のノードの電位はVcであるので、抵抗素子314の他方のノードの電位は、Vc — (Va — Vb) \times R2/R1となる。

[0118]

このように、電位生成回路 14 は、電位 Va、Vbとは異なる、新たな電位(Vc - (Va a - Vb) \times R2 / R1) を生成することができる。また、電位生成回路 14 が生成する電位は、トランジスタのしきい値電圧の値は関係ないため、トランジスタのしきい値電圧のバラツキによる影響を受けることがない。

(実施の形態8)

[0119]

本発明の半導体装置の構成要素である信号出力回路の構成について、図22を参照して説明する。

信号出力回路は、トランジスタ360~364と電位生成回路14を有する。トランジスタ360~362、364はN型トランジスタであり、トランジスタ363はP型トランジスタである。また、信号出力回路は、入力ノードに信号が入力されると、出力ノードから信号を出力する。

[0120]

次に、電位生成回路14について、図22を参照して説明する。

電位生成回路14は、電源321~325、トランジスタ340~359、抵抗素子371~375を有する。電源321、322は固定電源であり、電源323~325は可変電源である。トランジスタ340、343、344、350~359はP型トランジスタであり、トランジスタ341、342、346~349はN型トランジスタである。トランジスタ341とトランジスタ342、トランジスタ343とトランジスタ344、トランジスタ345~349、トランジスタ350とトランジスタ353、トランジスタ351とトランジスタ354、トランジスタ352とトランジスタ355、トランジスタ356~359はカレントミラー回路を構成する。カレントミラー回路を構成する2つのトランジスタは同じ電流値となる。

[0121]

電源321からは電位Vaが出力され、電源322からは電位Vbが出力され、電源323からは電位Vcが出力され、電源324からは電位Vdが出力され、電源325からは電位Veが出力される(電位Va、VbはVa>Vbを満たす)。

[0122]

[0123]

トランジスタ340のゲート電極は、電位Vbと同電位であるので、トランジスタ340のドレイン電極は、電位Vbにしきい値電圧を加算した電位(Vb+|VTHa|)となる。

また、トランジスタ343のソース電極は、電位Vbと同電位であるので、トランジスタ343のドレイン電極とゲート電極は、電位Vbからしきい値電圧(|VTHa|)を減算した電位(Vb-|VTHa|)となる。

また、トランジスタ344のゲート電極は、Vb-|VTHa|となるので、トランジスタ308のソース電極は、ゲート電極の電位 (Vb-|VTHa|)からしきい値電圧 (|VTHa|)を減算した電位 Vbとなる。

[0124]

トランジスタ350のドレイン電極は、電位 Vc と同電位であるので、トランジスタ350のドレイン電極とゲート電極の電位は(Vc-IVTHaI)となる。トランジスタ351のドレイン電極は、電位 Vd と同電位であるので、トランジスタ351のドレイン電極とゲート電極の電位は(Vd-IVTHaI)となる。トランジスタ352のドレイン電極は、電位 Ve と同電位であるので、トランジスタ352のドレイン電極は、電位 Ve と同電位であるので、トランジスタ352のドレイン電極とゲート電極の電位は(Ve-IVTHaI)となる。

そうすると、トランジスタ353のソース電極の電位はVcとなる。トランジスタ354のソース電極の電位はVdとなる。トランジスタ355のソース電極の電位はVeとなる

[0125]

そうすると、トランジスタ360のゲート電極の電位はVc+IXR2となり、トランジスタ361のゲート電極の電位はVd+IXR2となり、トランジスタ362のゲート電極の電位はVe+IXR2となる(Iはトランジスタ357~359の電流値とする)。これらのトランジスタ360~362に与えられる電位は、電位生成回路I4の出力となる。

[0126]

このように、電位生成回路 14 は、電位 $Va \sim Ve$ とは異なる、新たな電位 $Vc + I \times R$ $2 \times Vd + I \times R$ $2 \times Ve + I \times R$ 2 を生成することができる。電位生成回路 14 が生成する電位は、トランジスタのしきい値電圧の値は関係ないため、トランジスタのしきい値電圧のバラツキによる影響を受けることがない。

[0127]

そして、トランジスタ360のソース電位はVc+IXR2-IVTHaIとなり、トランジスタ361のソース電位はVd+IXR2-IVTHaIとなり、トランジスタ362のソース電位はVe+IXR2-IVTHaIとなる。そして、Vc>Vd、Vc>Veの関係式から、信号出力回路の入力ノードに入力される信号がLレベルであるとき、トランジスタ363がオンになり、トランジスタ364がオフになり、信号出力回路の出力ノードから、Vc+IXR2-IVTHaIの電位が出力される。

【実施例1】

[0128]

本発明の半導体装置の構成について、図14を参照して説明する。本発明の半導体装置は、ソースドライバ101、ゲートドライバ106及び画素部109を有する。

[0129]

ソースドライバ 1 0 1 は、バルス出力回路 1 0 2、ラッチ回路 1 0 3、1 0 4、バッファ回路 1 0 5 を有する。ゲートドライバ 1 0 6 は、バルス出力回路 1 0 7、バッファ回路 1 0 8 を有する。バルス出力回路 1 0 2、1 0 7 は、サンプリングバルスを出力する回路であり、例えば、シフトレジスタやデコーダである。ラッチ回路 1 0 3、1 0 4 は、ビデオ信号を保持したり、保持した該ビデオ信号を下段の回路に出力したりする。バッファ回路 1 0 5、1 0 8 は、複数の信号出力回路 1 0 を有する。

[0130]

画素部109は、複数本(x本、xは自然数)のソース線(Sl~Sx)、複数本(y本、yは自然数)のゲート線(Gl~Gy)、複数本の電源線(Vl~Vx)、複数の画素110を有する。

[0131]

複数の画素 1 1 0 の各々は、N型トランジスタ1 1 2、P型トランジスタ1 1 3 及び発光素子 1 1 1 を有する。N型トランジスタ1 1 2 は、画素 1 1 0 に対する映像信号の入力を制御するスイッチ用トランジスタである。P型トランジスタ 1 1 3 は、画素 1 1 0 に入力された映像信号の電位に応じて、発光素子 1 1 1 の電流の供給を制御する駆動用トランジスタである。発光素子 1 1 1 は、一方の電極は、P型トランジスタ 1 1 3 を介して高電位電源(VDD)に接続され、他方の電極は低電位電源(VSS)に接続されている。そのため、発光素子 1 1 1 に流れる電流量は、高電位電源と低電位電源の電位差により決定される。

[0132]

なお、画素110の構成は上記構成に制約されず、P型トランジスタ113のゲート・ソース間電圧を保持する容量素子を設けてもよい。また、スイッチ用トランジスタ、駆動用トランジスタとも上記の導電型に制約されず、N型とP型のどちらの導電型でもよい。

[0133]

また、半導体装置を用いて階調を表現する場合、アナログのビデオ信号を用いる方法と、 デジタルのビデオ信号を用いる方法がある。前者の方法では、発光素子の輝度をアナログ のビデオ信号で制御することで、階調を表現する。一方、後者の方法では、時間階調法や 面積階調法がある。本発明はとちらの方法を用いてもよい。

[0134]

本発明は、P型トランジスタ113を線形領域で動作させ、発光素子111に一定の電圧を印加する定電圧駆動を採用する。定電圧駆動は、定電流駆動と比較すると、P型トランジスタ113を飽和領域で動作させる必要がないため、駆動電圧を高くする必要がない。 従って、定電流駆動と比較すると、消費電力を低減することができる。

[0135]

また、上記構成では、ソースドライバ101内に本発明の信号出力回路10が設けられており、P型トランジスタ113に入力される2つの信号の電位差は、線形領域で動作するP型トランジスタ113を確実にオンすることができ、なおかつ、確実にオフすることができる電位差であって、なおかつ、高電位電源と低電位電源の電位差よりも小さい電位差である。このように、本発明は、P型トランジスタ113に入力される2つの信号の電位差を、高電位電源と低電位電源の電位差よりも小さくできるため、消費電力を低減することができる。本実施例は、上記の実施の形態と自由に組み合わせることができる。

【実施例2】

[0136]

本発明の半導体装置の構成について、図15を参照して説明する。本発明の半導体装置は、画素部109とモニター部152を有する。画素部109は複数の画素を有し、複数の画素の各々は、発光素子111と少なくとも2つのトランジスタを有する。図示する構成では、発光素子11に直列に接続するP型トランジスタ113のみを示す。発光素子111の2つの電極のうち、一方は低電位電源(VSS)に接続され、他方の電極はP型トランジスタ113に接続される。

[0137]

発光素子111は温度依存性があり、周囲の温度が高温になると抵抗値は下がり、低温になると抵抗値は上がる。また、発光素子は時間と共に劣化する性質があり、時間による劣化により抵抗値は上がる。発光素子の輝度は、その電流値に依存するため、環境温度が変化したり、経時変化が生じたりすると、電流値が変化し、所望の輝度が得られない。そこで、本実施例の半導体装置は、モニター部152を有することを特徴とする。モニター部152は、1つ又は複数のモニター用発光素子157、リミッタ用トランジスタ158、バッファアンプ153及び定電流源154を有する。モニター用発光素子157の2つの電極のうち、一方は低電位電源(VSS)に接続され、他方はリミッタ用トランジスタ158に接続される。リミッタ用トランジスタ158のゲート電極は、一定の電位(VH)に保たれており、リミッタ用トランジスタ158はオン状態にある。

[0138]

また、発光素子 1 1 1 とモニター用発光素子 1 5 7 は、同一の条件で同一の工程で作成されたものであり、環境温度の変化と経時変化に対して同じ特性又はほぼ同じ特性を有する。発光素子 1 1 1 とモニター用発光素子 1 5 7 は、同一の基板上に設けられている。

[0139]

モニター用発光素子157には、定電流源154から一定の電流が供給されている。この 状態で、環境温度の変化や経時変化が生じると、モニター用発光素子157の抵抗値が変 化する。モニター用発光素子157の電流値は常に一定なため、モニター用発光素子157の抵抗値が変化すると、モニター用発光素子157の両電極間の電位差が変化する。

[0140]

上記構成の場合、モニター用発光素子157の低電位電源に接続する側の電極の電位は変化せず、定電流源154に接続する側の電極の電位が変化する。変化したモニター用発光素子157の電極の電位は、バッファアンプ153の入力ノードに供給される。そして、バッファアンプ153の出力ノードから出力される電位は、P型トランジスタ113を介して、発光素子111の2つの電極の一方の電極に与えられる。

[0141]

このように、環境温度の変化と経時変化に合わせて、発光素子111に与える電位を変えることができるため、環境温度の変化と経時変化による影響を抑制することができる。

[0142]

なお、上記のようなモニター部 152を有する半導体装置では、経時劣化に伴って、発光素子 111に与える電位を徐々に高くしていく場合があり、このような場合に備えて、高電位電源の電位は、マージンをもたせて、予め、通常よりも高く設定しておく場合がある。このように、高電位電源の電位を予め高く設定しておくと、高電位電源と低電位電源の電位差は、その分大きくなってしまう。高電位電源と低電位電源の電位差が大きいと、その分、ソース線やゲート線の充放電に伴う消費電力も増加してしまう。

しかしなから、本発明の信号出力回路をソースドライバ内やゲートドライバ内に設けることにより、出力ノードから出力される2つの信号の電位差を、高電位電源と低電位電源の電位差よりも小さくすることができる。従って、ソース線やゲート線の充放電に伴う消費電力を低減することができる。つまり、上記のようなモニター部152を有する半導体装置に、本発明の信号出力回路を適用することは大変有効である。

本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

【実施例3】

[0143]

本発明の半導体装置の構成について、図16、17を参照して説明する。本発明の半導体装置は、画素部109、ゲートドライバ106及びソースドライバ101を有する(図16(A)参照)。基板120上には、発光素子111とP型トランジスタ113含む画素を複数有する画素部109、ゲートドライバ106、ソースドライバ101及び接続フィルム122が設けられている。接続フィルム122は複数のICチップと接続する。

[0144]

次に、半導体装置の断面構造について説明する。基板120上には、画素部109が含む P型トランジスタ113、発光素子111含む容量素子124、ソースドライバ101が 含む複数の素子125が設けられている(図16(B)、図17(A)(B)参照)。

[0145]

画素部109、ゲートドライバ106及びソースドライバ101の周囲にはシール材123が設けられており、発光素子111は、シール材123を用いて、基板120と対向基板121により封止される。この封止処理は、発光素子111を水分から保護するための処理であり、ここではカバー材(ガラス、セラミックス、プラスチック、金属等)により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。

[0146]

発光素子111の画素電極が透光性を有し、発光素子111の対向電極が遮光性を有する

場合、発光素子111は下面出射を行う(図16(B)参照)。また、発光素子111の 画素電極が遮光性を有し、発光素子111の対向電極が透光性を有する場合、発光素子1 11は上面出射を行う(図17(A)参照)。また、発光素子111の画素電極と、発光 素子111の対向電極の両者が透光性を有する場合、発光素子111は両面出射を行う(図17(B)参照)。

[0147]

また、P型トランジスタ113のソースドレイン配線上に絶縁層を設けて、当該絶縁層上に発光素子111の画素電極を設けてもよいし(図16(B)参照)、P型トランジスタ113のソースドレイン配線と同じ層に、発光素子111の画素電極を設けてもよい(図17参照)。また、P型トランジスタ113のソースドレイン配線と、発光素子111の画素電極とが積層する部分は、P型トランジスタ113のソースドレイン配線が下層で、発光素子111の画素電極が下層で、P型トランジスタ113のソースドレイン配線が上層でもよい(図17(B)参照)。

[0148]

基板 1 2 0 上に設けられる素子は、移動度等の特性が良好な結晶質半導体をチャネル部としたトランジスタにより構成するとよい。そうすると、同一表面上におけるモノリシック化が実現される。上記構成を有する半導体装置は、接続する外部 I C の個数を減少することができるため、小型化、軽量化、薄型化を実現することができる。

[0149]

また、基板120上に設けられる素子は、非晶質半導体をチャネル部としたトランジスタにより構成し、ゲートドライバ106とソースドライバ101をICチップにより構成してもよい。ICチップは、COG方式により基板120上に貼り合わせたり、接続フィルム122に貼り合わせたりする。非晶質半導体は、CVD法を用いることで、大きな面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なバネルを提供することができる。

[0150]

本発明の半導体装置が含む発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはOLED(Organic Light Emitting Diode)や、FED(Field Emission Display)に用いられているMIM型の電子源素子(電子放出素子)等が含まれる。発光素子の一つであるOLEDは、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる電界発光材料を含む層(以下電界発光層と略記)と、陽極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

【実施例4】

[0151]

本発明の発光装置を用いた電子機器の一態様について、図18、19を参照して説明する。ここで例示する電子機器は携帯電話装置であり、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704及びバッテリ2705を含む(図18参照)。パネル2701は、複数の画素がマトリクス状に配置された画素部を有し、一対の基板により画素部が封止されている。パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、中央処理回路(CPU)、コントローラ回路、電源回路、バッファアンプ、ソースドライバ、ゲートドライバ

から選択された一つ又は複数に相当する複数のICチップが実装される。モジュールとは、バネルにプリント配線基板2703が実装された状態に相当する。

[0152]

バネル2701は、接続フィルム2708を介して、プリント配線基板2703と一体化される。バネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。バネル2701が含む画素部は、筐体2700に設けられた開口窓から視認できるように配置されている。

[0153]

なお、筐体2700、2706は、携帯電話装置の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。 従って、以下に、電子機器の態様の一例について、図19を参照して説明する。

[0154]

携帯端末である携帯電話装置は、画素部9102等を含む(図19(A)参照)。携帯端末である携帯型ゲーム装置は、画素部9801等を含む(図19(B)参照)。 デジタルビデオカメラは、画素部9701、9702等を含む(図19(C)参照)。 携帯情報端末であるPDA(personal digital assistant)は、画素部9201等を含む(図19(D)参照)。 テレビジョン装置は、画素部9301等を含む(図19(F)参照)

[0155]

本発明は、携帯端末である携帯電話装置(携帯電話機、携帯電話ともよぶ)、PDA、電子手帳及び携帯型ゲーム機や、テレビジョン装置(テレビ、テレビジョン受信機ともよぶ)、ディスプレイ(モニター装置ともよぶ)、デジタルカメラ、デジタルビデオカメラ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の様々な電子機器に適用することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

【図面の簡単な説明】

[0156]


- 【図1】本発明の半導体装置を示す図。
- 【図2】本発明の半導体装置を示す図。
- 【図3】本発明の半導体装置を示す図。
- 【図4】本発明の半導体装置を示す図。
- 【図5】本発明の半導体装置を示す図。
- 【図6】本発明の半導体装置を示す図。
- 【図7】本発明の半導体装置を示す図。
- 【図8】本発明の半導体装置を示す図。
- 【図9】本発明の半導体装置を示す図。
- 【図10】本発明の半導体装置を示す図。
- 【図11】本発明の半導体装置を示す図。
- 【図12】本発明の半導体装置を示す図。
- 【図13】本発明の半導体装置を示す図。
- 【図14】本発明の半導体装置を示す図。
- 【図15】本発明の半導体装置を示す図。
- 【図16】本発明の半導体装置を示す図。
- 【図17】本発明の半導体装置を示す図。
- 【図18】電子機器を示す図。
- 【図19】電子機器を示す図。
- 【図20】半導体装置を示す図。
- 【図21】本発明の半導体装置を示す図。


【図22】本発明の半導体装置を示す図。


【符号の説明】


[0157]


- 10 信号出力回路
- 11~13 トランジスタ
- 14 電位生成回路
- 15 トランジスタ
- 21~26 トランジスタ
- 31~34 トランジスタ
- 35 減算回路
- 36、37 トランジスタ
- 38 減算回路
- 51、52 スイッチ
- 53、54 容量素子
- 5 5 回路
- 56、57 抵抗素子
- 61 インバータ
- 101 ソースドライバ
- 102 パルス出力回路
- 103、104 ラッチ回路
- 105 バッファ回路
- 106 ゲートドライバ
- 107 パルス出力回路
- 108 バッファ回路
- 109 画素部
- 110 画素
- 111 発光素子
- 112 N型トランジスタ
- 113 P型トランジスタ
- 152 モニター部
- 153 バッファアンプ
- 154 定電流源
- 157 モニター用発光素子
- 158 リミッタ用トランジスタ















) 10


VSS
























































【書類名】要約書

【要約】

【課題】 消費電力を低減することができる半導体装置を提供することを課題とする。

【解決手段】 本発明の半導体装置は、高電位電源と低電位電源から電位が供給されており、なおかつ、入力ノードと出力ノードを有し、入力ノードに信号が入力されると、出力ノードから第1の電位の信号と第2の電位の信号を出力する。本発明は、第1の電位の信号と第2の電位の信号の電位差を、高電位電源と低電位電源の電位差よりも小さくすることにより、消費電力を低減する。

【選択図】 図1

000153878 199008!7 新規登録

神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所

PATENT COOPERATION TREATY

PCT

INTERNATIONAL PRELIMINARY REPORT ON PATENTABILITY

(Chapter I of the Patent Cooperation Treaty)

(PCT Rule 44bis)

Applicant's or agent's file reference 00000PCT8428	FOR FURTHER ACTION	See item 4 below
International application No. PCT/JP2005/022901	International filing date (day/month/year) 07 December 2005 (07.12.2005)	Priority date (day/month/year) 13 December 2004 (13.12.2004)
International Patent Classification (8th edition unless older edition indicated) See relevant information in Form PCT/ISA/237		
pplicant EMICONDUCTOR ENERGY LABORATORY CO., LTD.		

1.	This international preliminary report on patentability (Chapter I) is issued by the International Bureau on behalf of the International Searching Authority under Rule 44 bis.1(a).					
2.	This REPORT consists of a total	of 4 sheets, including this cover sheet.				
	In the attached sheets, any reference to the written opinion of the International Searching Authority should be read as a reference to the international preliminary report on patentability (Chapter I) instead.					
3.	3. This report contains indications relating to the following items:					
	Box No. I	Basis of the report				
	Box No. Π	Priority				
	Box No. III	Non-establishment of opinion with regard to novelty, inventive step and industrial applicability				
	Box No. IV	Lack of unity of invention				
	Box No. V	Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement				
	Box No. VI	Certain documents cited				
	Box No. VII	Certain defects in the international application				
	Box No. VIII	Certain observations on the international application				
4.	The International Bureau will conot, except where the applicant in date (Rule 44bis .2).	mmunicate this report to designated Offices in accordance with Rules 44bis.3(c) and 93bis.1 but nakes an express request under Article 23(2), before the expiration of 30 months from the priority				
		Date of issuance of this report 13 June 2007 (13.06.2007)				

Authorized officer

e-mail: pt07.pct@wipo.int

Yoshiko Kuwahara

Facsimile No. +41 22 338 82 70 Form PCT/IB/373 (January 2004)

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

PATENT COOPERATION TREATY

T21 .			
From the			
MITEDNIA	TIONAL S	CHINGARA	AUTHORITY
INTERNA	TIONALS	EARCHING	AUTHUKLL

To: SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

398, Hase, Atsugi -shi, Kanagawa 2430036 Japan

REC'D	2	3	FEB	2006
WIPO	-		-	PCT

PCT

WRITTEN OPINION OF THE INTERNATIONAL SEARCHING AUTHORITY (PCT Rule 43 bis.1)

Date of mailing (day/month/year)

FOR FURTHER ACTION

21.02.2006

Applicant's or agent's file reference

00000PCT8428

International filing date (day/month/year)

See paragraph 2 below

Priority date (day/month/year)

International application No. PCT/JP2005/022901

07.12.2005

13.12.2004

International Patent Classification (IPC) or both national classification and IPC

Int.Cl. H03K19/0175 (2006.01)

Applicant

SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

1.	This o	opinion contains	s indications relating to the following items:
	V	Box No. I	Basis of the opinion
	匚	Box No. II	Priority
		Box No. III	Non-establishment of opinion with regard to novelty, inventive step and industrial applicability
		Box No. IV	Lack of unity of invention
	V	Box No. V	Reasoned statement under Rule 43bis.1(a)(i) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement
		Box No. VI	Certain documents cited
	匚	Box No. VII	Certain defects in the international application
		Box No. VIII	Certain observations on the international application
2.	FURT	THER ACTION	
	If a d	emand for inte	rnational preliminary examination is made, this opinion will be considered to be a written opinion of the

If a demand for international preliminary examination is made, this opinion will be considered to be a written opinion of the International Preliminary Examining Authority ("IPEA") except that this does not apply where the applicant chooses an Authority other than this one to be the IPEA and the chosen IPEA has notified the International Bureau under Rule 66.1bis(b) that written opinions of this International Searching Authority will not be so considered.

If this opinion is, as provided above, considered to be a written opinion of the IPEA, the applicant is invited to submit to the IPEA a written reply together, where appropriate, with amendments, before the expiration of 3 months from the date of mailing of Form PCT/ISA/220 or before the expiration of 22 months from the priority date, whichever expires later.

For further options, see Form PCT/ISA/220.

3. For further details, see notes to Form PCT/ISA/220.

Date of completion of this opinion 0	9.02.2006	
Name and mailing address of the ISA/JP	Authorized officer	5x 8523
Japan Patent Office	MIYAJIMA Ikumi	
3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-89	15, Japan Telephone No. +81-3-3581-1101 Ext.	3596

WRITTEN OPINION OF THE INTERNATIONAL SEARCHING AUTHORITY

International application No.

PCT/JP2005/022901

Вох	No. I	Basis of the opinion
1.	With r	egard to the language, this opinion has been established on the basis of:
	V	the international application in the language in which it was filed
	Π :	a translation of the international application into , which is the language of a
		translation furnished for the purposes of international search (Rules 12.3(a) and 23.1(b)).
2.	With r	egard to any nucleotide and/or amino acid sequence disclosed in the international application and necessary to the dinvention, this opinion has been established on the basis of:
	a. type	of material
	T.	a sequence listing
		table(s) related to the sequence listing
	b. for	nat of material
	Γ	in electronic form
İ	a tim	e of filing/furnishing
ł	c. um	
ļ		
Ì	L. ·	
3.		In addition, in the case that more than one version or copy of a sequence listing and/or table(s) relating thereto has been filed or furnished, the required statements that the information in the subsequent or additional copies is identical to that in the application as filed or does not go beyond the application as filed, as appropriate, were furnished.
] ,	A 3 3 1:4	ional comments:
4.	Addit	ional comments.
}		
1		
}		
		·
1		

WRITTEN OPINION OF THE INTERNATIONAL SEARCHING AUTHORITY

International application No.
PCT/JP2005/022901

Box No. V Reasoned statement under Rule 43bis.1(a)(i) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement

1. Statement			
Novelty (N)	Claims	6,19	YES
	Claims	1-5,7-18,20,21	NO
Inventive step (IS)	Claims	none	YES
	Claims	1-21	NO
Industrial applicability (IA)	Claims	1-21	YES
	Claims		NO

2. Citations and explanations:

D1:JP 8-107345 A(FUJITSU LIMITED),1996.04.23, Figs.1,2,4

D2:JP 11-163715 A(SIEMENS AKTIENGESELLSCHAFT), 1999.06.18, Fig. 6

D3:JP 2000-40366 A(Hitachi, Ltd.),2000.02.08, Figs. 9,11,15,34

D4:JP 2004-159197 A(MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.), 2004.06.03, Fig.1

D5:JP 58-64828 A(KABUSHIKI KAISHA TOSHIBA),1983.04.18,Figs.4,5

D6:JP 58-162130 A(Oki Electric Industry Co., Ltd.), 1983.09.26, Fig. 2

D7:JP 62-125713 A(KABUSHIKI KAISHA TOSHIBA),1987.06.08, Fig.2

D8:JP 4-236516 A(SONY CORPORATION), 1992.08.25, Fig.1

The subject matter of claims 1-4 does not meet the requirement of novelty with respect to D1(see [Figs. 1, 2, and 4]).

The subject matter of claims 5,6 does not meet the requirement of novelty with respect to either of D2-D4 (see [Fig. 6 of D2, Fig. 11 of D3, and Fig. 1 of D4]).

The subject matter of claims 7-12 does not meet the requirement of novelty with respect to D3(see [Figs. 9 and 15]).

The subject matter of claims 13-18 does not meet the requirement of novelty with respect to either of D5-D8 (see [Figs. 4 and 5 of D5, Fig. 2 of D6, Fig. 2 of D7 and Fig. 1 of D8]).

The subject matter of claims 19,20 does not meet the requirement of novelty with respect to D3 or D4(see [Fig. 34 of D3,Fig. 1 of D4]).

The subject matter of claim 21 does not meet the requirement of novelty with respect to either of the D1-D8.